

ФИЗИКА НАШИХ ДНЕЙ

621.396.6

**ФИЗИЧЕСКИЕ ОГРАНИЧЕНИЯ МИНИМАЛЬНЫХ РАЗМЕРОВ  
ЭЛЕМЕНТОВ СОВРЕМЕННОЙ МИКРОЭЛЕКТРОНИКИ***Ю. В. Гуляев, В. Б. Сандомирский, А. А. Суханов,  
Ю. Я. Ткач*

## 1. ВВЕДЕНИЕ

В настоящее время микроэлектроника (МЭ) развивается столь быстро и настолько эффективно внедряется в разнообразные сферы жизнедеятельности и жизнеобеспечения человечества, что в связи с этим говорят об электронной революции<sup>1-7</sup>. Так что же такое микроэлектроника?

Микроэлектроника — область электроники, объединяющая комплекс физических, радиотехнических и технологических проблем, направленных на создание сложных электронных схем для переработки и передачи информации.

Работа современной МЭ основана на использовании твердотельных микросхем. Их получают с помощью интегральной планарной технологии, позволяющей в едином технологическом цикле создавать большое количество однотипных элементов в приповерхностной области или на поверхности твердых тел. Фактически микросхемы создаются на отдельном кристалле — чипе, как правило, кремниевом, и состоят из дискретных элементов, взаимодействующих между собой только через систему специально созданных связей — межсоединений, которые однозначно определяют функциональные свойства интегральной схемы (ИС). То, что ИС можно представить как совокупность отдельных элементов, каждый из которых в свою очередь обладает четко различающимися, однородными областями (сток, исток, затвор и т. п.), составляет содержание так называемого принципа расчленения<sup>8</sup>.

Исходя из этого принципа, ИС и элементы, из которых она состоит, характеризуются следующими параметрами:

$N$  — число активных элементов на чипе;

$\tau$  — время переключения элемента между двумя электрическими (логическими) состояниями под действием сигнала;

$\nu = 1/4\tau$  — тактовая частота;

$N\nu$  — функциональное быстродействие (ФБ) схемы;

$P$  — мощность, рассеиваемая в процессе переключения элемента;

$P\tau$  — показатель качества элемента, определяющий количество энергии, рассеиваемой элементом в единичном акте переключения;

$d$  — характерный размер активной области элемента (длина канала, ширина базы), который определяется разрешающей способностью технологического процесса (минимальной шириной линии).

Столь же важными характеристиками микросхемы, определяющими возможность ее широкого использования, является стоимость бита информа-

ции (С), т. е. фактически стоимость одного элемента, а также надежность работы микросхемы, определяемая вероятностью ее отказа.

Введенные параметры позволяют характеризовать современное состояние микроэлектроники и динамику процесса ее развития<sup>7,8</sup> (табл. I).




Рис. 1. Диаграмма рассеиваемая мощность — время переключения (P — τ) для приборов различных типов.

I — характерные точки для существующих приборов: полевых транзисторов (ПТ), биполярных транзисторов (БТ), джозефсоновских переходов (ДП); 2 — расчетные точки для тех же приборов. МДП металл-диэлектрик-проводник, МП — металл-полупроводник, ГП — гетеропереход. На рисунке изображены области параметров, характерных для полевых транзисторов со структурой металл — диэлектрик — полупроводник (МДПТ) — I, со структурой металл — полупроводник (МПТ) — III, для биполярных транзисторов — II, для джозефсоновских приборов — IV.

В качестве иллюстрации к табл. I приведем диаграммы P — τ и N — ν, на которых изображены области параметров, характерных для приборов различных типов (рис. 1, 2).

Таблица I

Параметры, характеризующие состояние и динамику развития микроэлектроники

Годы	1980 г.	1985-1990 гг.
N, элемент/чип	10 <sup>4</sup> —10 <sup>5</sup>	3·10 <sup>5</sup> —10 <sup>6</sup>
τ, с	10 <sup>-5</sup> —10 <sup>-6</sup>	10 <sup>-8</sup> —10 <sup>-9</sup>
ν, Гц	10 <sup>5</sup>	2,5·10 <sup>7</sup>
ФБ, элемент·Гц	10 <sup>10</sup> —10 <sup>11</sup>	10 <sup>13</sup>
P, Вт	10 <sup>-4</sup>	10 <sup>-5</sup>
Pτ, Дж	10 <sup>-9</sup> —10 <sup>-10</sup>	10 <sup>-13</sup> —10 <sup>-14</sup>
C, доллар/бит	10 <sup>-4</sup>	10 <sup>-5</sup>
d, мкм	3,5	0,5

Из табл. I, диаграмм рис. 1, 2 и рис. 3 видно, что прогресс МЭ реально достигается за счет уменьшения размеров элементов и соответствующего увеличения плотности их упаковки. В качестве примера современных тенденций развития МЭ можно привести следующее: улучшение операционных характеристик ИС на кристалле в 20 раз складывается из двукратного улучшения за счет усовершенствования схмотехники и роста размеров кристалла и 10-кратного улучшения за счет миниатюризации элементов и увеличения плотности их упаковки.

Существенно, что увеличение числа элементов на кристалле при практически неизменной его стоимости сопровождается столь же быстрым падением стоимости отдельного элемента (рис. 4).

В течение последних двадцати лет наблюдалось ежегодное увеличение числа элементов на кристалле  $N$  в 2 раза (закон Мура)<sup>8</sup>. Ожидается, что




Рис. 2. Настоящее (1980 г.) и будущее (1985—1990 гг.) СБИС.

1 — ИС для управления и вычисления, 2 — радарный цифровой процессор, 3 — чувствительный сигнальный процессор. Значения функционального быстродействия области применения.




Рис. 3. Зависимость минимальных размеров элементов ИС  $d_{min}$  от времени  $t$ . II — по плану Министерства обороны США<sup>10, 36</sup>.

и в будущем число элементов на чипе будет увеличиваться экспоненциально, но с меньшим показателем степени, а именно:  $N$  будет увеличиваться в два раза каждые два года<sup>9</sup> и достигнет  $10^9$  к 2000 г.<sup>2</sup> (рис. 5).

Полезно обратить внимание на некоторые программы создания сверхбольших ИС (СБИС). В США Министерство обороны разработало шестилетнюю программу (1979—1985 гг.) создания сверхскоростных ИС (ССИС) для




Рис. 4. Снижение стоимости одного элемента ( $C$ ) для схем ЗУ различной емкости со временем  $t$ .

Цифры указывают емкость ЗУ в килобитах.




Рис. 5. Наблюдаемый и прогнозируемый рост числа элементов на кристалле — чипе.

систем вооружения с элементами субмикронных размеров (до 0,5 мкм к 1985 г.) и с значением ФБ, равным  $10^{13}$  элемент·Гц<sup>10</sup>. Процессоры на ССИС должны выполнять  $10^9$  операций в секунду и будут использованы в электронных системах, работающих в режиме реального времени<sup>\*</sup>). Первоначально

<sup>\*</sup>) Будучи созданными на базе больших ИС (БИС), они имели бы вес  $10^4$  кг и потребляли бы 100 кВт. Если учесть, что, например, для спутников стоимость 1 кг избыточного веса достигает 5000 долларов, а цена энергии составляет 5000 долларов/Вт, то станет ясно, что создание их на базе БИС невозможно<sup>10</sup>.

Пентагоном планировалось затратить на программу ССИС 210 млн. долларов, однако затем ассигнования были увеличены до 320 млн. долларов<sup>11</sup>.

Кроме того, в США реализуется программа SHAPE (Space Hardened Advancing Processing Elements) создания радиационнстойких СБИС в Корнеллском университете. Согласно этой программе ведутся работы по увеличению радиационной стойкости СБИС (достижение предельно допустимой дозы до  $5 \cdot 10^4$  рад) с целью их использования в космосе<sup>12</sup>.

В Японии с 1976 г. развивается государственная программа создания СБИС. Эта программа была разработана с целью завоевания рынков сбыта электронной аппаратуры и финансируется Министерством внешней торговли и промышленности. Основная цель — создание к 1989 г. самой быстродействующей в мире ЭВМ с производительностью  $10^{10}$  —  $10^{11}$  операций в секунду и с памятью 10 Гбит, т. е. с характеристиками на два порядка лучшими, чем у современных ЭВМ типа IBM-370. К 1983 г. планировалось создание однокристалльных запоминающих устройств емкостью 256 кбит и 32 разрядных микропроцессоров запоминающих устройств с произвольной выборкой емкостью 32 кбит. Программа финансируется государством лишь наполовину, а после освоения технологии фирмы обязаны вернуть государству затраченные средства. Реализацией японской программы развития СБИС занимаются три группы производственных объединений: специально созданная центрально-исследовательская лаборатория, лаборатория разработки ЭВМ и независимая компания «NEC-Toshiba Information Systems».

Одновременно с созданием ИС возник и вопрос о физических ограничениях в микроэлектронике на минимальные размеры элементов и на максимально возможную степень интеграции. Проблема физических ограничений стала особенно актуальной в связи с планами создания СБИС с числом элементов на чипе больше  $10^5$ . Для СБИС размер отдельного элемента становится субмикронным и приближается к характерным длинам, определяющим работу элемента, таким, как ширина области пространственного заряда  $p$  —  $n$ -перехода, длина пробега и т. д.

Основное внимание в этой статье мы уделим физическим проблемам, ограничивающим размеры элементов в МЭ. Вместе с тем подчеркнем следующее. В конечном счете непреходящей задачей МЭ с момента ее возникновения является повышение функционального быстродействия. В этом аспекте рассматриваемые здесь проблемы являются хотя и наиболее актуальными, но далеко не единственными. Так мы практически не касаемся проблем новых материалов, новых принципов и эффектов, связанных с ними; слабо затрагиваются важные проблемы межсоединений (особенно актуальные для сверхскоростных ИС) и радиационной стойкости и др. Каждая из них содержит важные физические задачи — мы же рассматриваем только круг вопросов, связанных с физическими принципами работы активных элементов современной МЭ.

Вопрос о физических ограничениях становится предметным только при обсуждении конкретных элементов ИС, существующих или предлагаемых.

Классификацию ограничений на размеры элементов можно провести исходя из принципа расчленения. Для достижения высокой степени интеграции необходимо, во-первых, уметь создавать элементы достаточно малых размеров; во-вторых, необходимо, чтобы каждый взятый в отдельности элемент нормально функционировал, и, наконец, все элементы должны нормально работать в ИС. Отсюда следует, что возможные ограничения на размеры элементов можно разбить на три группы.

1) Физические ограничения, возникающие в технологии производства ИС (ограничения, связанные с рассеянием экспонирующего луча, с флуктуациями легирующей примеси и т. п.).

2) Физические ограничения работоспособности отдельных элементов (ограничения, обусловленные смыканием  $p$  —  $n$ -переходов, пробоем разогретым электронам и т. д.).

3) Физические ограничения на степень интеграции  $N$  и размеры элементов, связанные со взаимодействием их друг с другом (джоулев разогрев).

Физические ограничения, связанные с работоспособностью отдельных элементов, для полевых триодов и биполярных транзисторов имеют много общего. Мы рассмотрим их на примере полевых триодов.

## 2. ФИЗИЧЕСКИЕ ОГРАНИЧЕНИЯ В ТЕХНОЛОГИИ ПРОИЗВОДСТВА СБИС

Элементы ИС представляют собой совокупность разнородных и, вообще говоря, неравновесных областей с резкими границами. Для их формирования в современной технологии ИС существуют около ста способов, различающихся в основном: взаимной изоляцией приборов (разделение  $p-n$  переходами или диэлектрическими слоями); способом создания  $p-n$  переходов (диффузия, ионная имплантация, послойное эпитаксиальное наращивание); структурой формирования системы межсоединений (металлические соединения, линии поликристаллического кремния, каналы соответствующего типа проводимости); межуровневой изоляцией и т. д.<sup>13</sup>

В настоящее время наиболее широко используются следующие методы<sup>13</sup>: литография, легирование диффузией по окисным маскам, локальное окисление по нитридным маскам, эпитаксиальное наращивание, ионное легирование, анодирование, металлизация. В частности, литография позволяет создавать рельефное изображение на поверхности — «окна», для последующей селективной обработки материала в них. Процесс литографии включает в себя нанесение органического резиста, экспонирование его каким-либо облучением через шаблон или непосредственной записью лучом, приводящим к полимеризации или деполимеризации резиста, удаление неэкспонированных участков (для так называемых негативных резистов) или экспонированных участков (для позитивных резистов) растворением, нагревом или ультрафиолетовым облучением. Обычно сразу после литографии производится локальное травление диэлектрических или металлических пленок, при помощи которого рисунок фотошаблона переносится на неорганический и нечувствительный материал, ранее нанесенный на поверхность полупроводниковой пластины.

В качестве примера кратко опишем последовательность операций при изготовлении  $p-n-p$ -биполярного транзистора (БТ) с изоляцией  $p-n$ -переходом<sup>13</sup>:

1. Исходную пластину  $p$ -типа окисляют и в окисле с помощью литографии создают «окна» для получения изолирующего  $p-n$ -перехода (рис. 6, а, б).

2. В окна и с обратной стороны пластины вводят примесь  $n$ -типа и производят диффузионный отжиг для образования изолирующего  $p-n$ -перехода (рис. 6, в, г). Следует отметить, что процесс диффузии сопровождается окислением поверхности Si (рис. 6, в, г, ж).

3. После создания соответствующих окон в окисном слое на участках поверхности  $n$ -типа производится легирование посредством термической диффузии с целью формирования областей базы (б, в, д), эмиттера и контактных областей коллектора (рис. 6, ж, з).

Для создания субмикронных элементов и СБИС предполагается использовать следующие методы: электронно-лучевую, рентгеновскую и ионную литографию; ионное, электронно-лучевое травление; лазерную и ионную обработки, молекулярно-лучевую эпитаксию и ионную имплантацию. Успехи в развитии этих методов, прежде всего электронно-лучевой литографии, позволили достичь разрешения в плоскости кристалла —  $100 \text{ \AA}$ , а в перпендикулярном направлении несколько ангстрем<sup>14-17</sup>.

Таким образом, как следует из сопоставления этой цифры ( $\approx 0,01 \text{ мкм}$ ) с табл. I, в ближайшем будущем разрешающая способность литографических методов практически не приведет к ограничениям на размеры элемен-

тов. Однако, как будет видно из дальнейшего, в технологии изготовления полупроводниковых ИС возникают другие более существенные ограничения,




Рис. 6. Последовательность операций при изготовлении биполярного  $p-n-p$ -транзистора с изоляцией  $p-n$ -переходом.

например накладываемые флуктуациями концентрации легирующей примеси и ее поверхностной диффузией.

Дадим сводку основных технологических ограничений.

#### а) Размазка края экспонированной области

До недавнего времени считалось, что основное ограничение в технологии связано с фотолитографией и обусловлено дифракционной размазкой края засвеченной области ( $\Delta x$ ) на размере больше длины волны  $\lambda$ <sup>17-19</sup>:

$$\Delta x \gtrsim \lambda. \quad (1)$$

Для видимого света величина  $\lambda$  составляет около 1 мкм, и здесь достижения современной фотолитографии близки к пределу: получены ширины линий в 3—5 мкм. Использование рентгеновской и электронной литографии существенно уменьшает  $\lambda$ , а следовательно, и минимальную ширину линии: для электронов с энергией  $E = 10 - 10^3$  эВ имеем

$$\Delta x \gtrsim \lambda = \frac{h}{\sqrt{2mE}} \approx 1-0,1 \text{ \AA}. \quad (2)$$

#### б) Рассеяние луча в резисте и в полупроводнике

Одно из ограничений в литографии связано с рассеянием луча (электромагнитного или электронного) в резисте и в полупроводнике<sup>18,20-23,25</sup>. Используемые органические резисты (типа PMMA) имеют минимальную толщину около 50 Å (несколько размеров молекул). Рассеяние луча в резисте приводит к размазке линии на величину порядка толщины резиста, т. е. порядка 50 Å. Таким образом, на данном этапе развития МЭ ограничение, связанное с рассеянием луча в резисте, несущественно. Более того, использование в качестве резиста халькогенидного аморфного полупроводника позволяет достигнуть разрешения меньше 10 Å<sup>24</sup>.

Такого же порядка ограничения возникают при травлении резиста. В этом случае характерным размером, определяющим размазку, является длина молекул резиста<sup>16,23</sup>.

В процессе экспонирования электроны, попавшие в полупроводник, могут из-за эффектов обратного рассеяния засветить резист, что приводит к дополнительной размазке края засвеченной области порядка длины свободного пробега электронов в полупроводнике ( $l$ ): для электронов с энергией 25 кэВ длина пробега достигает 3 мкм. Размазку из-за эффектов обратного рассеяния можно уменьшить, используя электроны с меньшей энергией.

В ближайшем будущем предполагается использовать ионную литографию, а также сочетание электронной и рентгеновской литографии. В последнем случае, используя электроны малой энергии, готовят маску с высоким разрешением, а затем с ее помощью производят рентгеновскую литографию образцов. Это ведет к значительному удешевлению технологии изготовления ИС, так как электронная литография — наиболее дорогой в настоящее время технологический процесс. Вторичные электроны, возбужденные рентгеновским излучением, возвращаясь в резист, дают сравнительно небольшую размазку порядка 100 Å.

в) О г р а н и ч е н и я , о б у с л о в л е н н ы е с ф е р и ч е с к о й а б е р р а ц и е й э л е к т р о н н о г о л у ч а <sup>25</sup>

Увеличение интенсивности электронного луча ( $I$ ) приводит к росту размера пятна из-за кулоновского расталкивания электронов в луче (сферической абберации), а уменьшение  $I$  — к увеличению длительности экспонирования и, следовательно, к увеличению стоимости литографического процесса. Обсудим, как сочетание этих факторов приводит к ограничениям снизу на размер экспонирующего луча, и, следовательно, на минимальные размеры элемента.

Радиус пятна электронного луча ( $R$ ) должен быть больше его поперечной размазки-абберации:

$$R > \frac{f}{4} (BS)^{-3/2} I^{3/2} = k I^{3/2}, \quad (3)$$

где  $f$  — постоянная сферической абберации,  $B$  — яркость источника,  $S$  — площадь излучающей поверхности. Поскольку электроны прибывают на мишень случайно во времени, полное число электронов  $N_e$ , попавших на мишень за время экспонирования  $t_e$ , должно быть достаточно велико,  $N_e > N_m$ . Здесь  $N_m$  определяется из условия, что при  $N_e = N_m$  среднеквадратичное отклонение (дисперсия) много меньше  $N_m$ . Зная  $N_m$ , можем оценить минимальную интенсивность, и, подставляя ее в (3), находим

$$R > R_1(t) = k \left( \frac{e N_m}{t} \right)^{3/2}. \quad (4)$$

С другой стороны, увеличение времени экспонирования пятна ведет к росту  $t_r$  — полного времени экспонирования чипа площадью  $S_r$ :

$$t_r = \frac{S_r}{\pi R^2} t. \quad (5)$$

Пусть стоимость работы экспонирующей установки в единицу времени равна  $q$ . Стоимость процесса экспонирования  $C_e = t_r \cdot q$  не должна превышать некоторой максимальной величины  $C_m$ . Это приводит совместно с (5) к следующему ограничению на радиус пятна:

$$R \geq R_2(t) = \left( \frac{S_r t q}{\pi C_m} \right)^{1/2}. \quad (6)$$

Область, ограниченная неравенствами (4) и (6), на рис. 7 оставлена незаштрихованной. Из (4) и (6) находим минимальное значение радиуса пятна  $R_m$ :

$$R_m = \left(\frac{f}{4}\right)^{1/4} \left(\frac{S_r q e N}{\pi C_M B S}\right)^{3/8}. \quad (7)$$

Полагая  $C_M = 10\%$ ,  $S_r = 1 \text{ см}^2$ ,  $f = 5 \text{ см}$ ,  $S = 10^{-10} \text{ см}^2$ ,  $B = 10^6 \text{ А/см}^2 \text{ ср}$ ,




Рис. 7. Зависимости  $R_1(t)$  и  $R_2(t)$ , ограничивающие размеры элементов из-за сферических aberrаций и роста стоимости процесса экспонирования соответственно.

$t$  — время экспонирования,  $R_m$  — минимальный размер элемента,  $t_m$  — время экспонирования соответствующее  $R_m$ . Область разрешенных размеров пятна электронного луча ( $R > R_1$ ,  $R_2$ ) оставлена незаштрихованной.

$q = 10$  долл/час и  $N_M = 200$ , что для пуассоновского распределения соответствует вероятности появления  $N = N_m/2$  равной  $10^{-14}$ , находим  $^{14}$

$$R_m = 2 \cdot 10^{-6} \text{ см.}$$

### г) Влияние флуктуаций примеси $^{20}$

Флуктуации легирующей примеси приводят к ограничениям размеров рабочих областей элементов ИС, характеристики которых чувствительны к уровню легирования, в частности элементов с р — n-переходами  $^{20}$ .

Флуктуации количества примеси неизбежны и особенно существенны, когда размер активной области элементов ( $d$ ) и средняя концентрация легирующей примеси ( $\bar{n}$ ) малы. Пусть  $\bar{N}_i$  — среднее количество примеси в активной области элемента ( $\bar{N}_i = \bar{n}d^3$ ), а  $\varepsilon_M$  — максимально допустимое относительное отклонение количества примеси от среднего значения,  $\varepsilon = (N_i - \bar{N}_i)/\bar{N}_i$ . Тогда вероятность того, что в заданном кубе объема  $d^3$  величина  $\varepsilon$  превзойдет  $\varepsilon_M$ , для гауссового распределения примесей равна

$$P = 1 - \sqrt{\frac{2}{\pi}} \int_0^{\varepsilon_M \bar{N}_i^{1/2}} e^{-y^2/2} dy. \quad (8)$$

Произведение вероятности  $P$  на число элементов на чипе  $N = S/d^2$  определяет число дефектных элементов. Потребовав, чтобы эта величина для чипа была меньше единицы, находим ограничение на размер элементов:

$$\frac{d^2}{S} < 1 - \sqrt{\frac{2}{\pi}} \int_0^{\varepsilon_M (\bar{n}d^3)^{1/2}} e^{-y^2/2} dy. \quad (9)$$

Подставляя в (9) характерные значения  $\varepsilon_M = 0,1$ ,  $\bar{n} = 10^{19} \text{ см}^{-3}$ ,  $S = 10^{-2} \text{ см}^2$ , находим, что  $d > 10^{-5} \text{ см}$ .

### д) Другие виды ограничений в технологии

Следует отметить еще два существенных на практике ограничения. В  $^{26}$  экспериментально показано, что ширина р — n-переходов истока и стока полевого транзистора (ПТ) определяется поверхностной диффузией и ограничена снизу значением 0,1 мкм.



При сложной структуре элементов многократное положение масок приводит к накоплению ошибок, что, соответственно, ограничивает минимальные размеры элементов <sup>23</sup>.

Из приведенного обсуждения технологических ограничений предельных размеров следует:

1) Ограничения, возникающие в литографии, не существенны для приборов ближайшего будущего с размерами, большими  $10^{-2}$  мкм.

2) Флуктуации легирующей примеси и поверхностная диффузия ограничивают размеры ПТ и БТ с р — п-переходами длинами порядка  $10^{-1}$  мкм. Эти ограничения могут быть преодолены, во-первых, при переходе от приборов с р — п-переходами к другим приборам, в частности, с гетеропереходами, а, во-вторых, понижением температуры физико-химических процессов <sup>27</sup>.

### 3. ФИЗИЧЕСКИЕ ОГРАНИЧЕНИЯ НА РАЗМЕРЫ ЭЛЕМЕНТОВ, НАКЛАДЫВАЕМЫЕ МЕХАНИЗМОМ ИХ РАБОТЫ

#### а) К л а с с и ф и к а ц и я п р и б о р о в п о р а з м е р а м

Классификацию элементов по геометрическим размерам можно провести, сравнивая размеры их рабочих областей с характерными длинами, определяющими функционирование прибора <sup>6</sup>. К последним относятся ширина области пространственного заряда ( $L$ ), длина свободного пробега носителей ( $l$ ) и длина волны электрона ( $\lambda$ ). В реальных приборах  $L > l > \lambda$ . Используя эти длины, можно определить 4 группы приборов:

1. Массивные приборы с  $d > L, l, \lambda$ .

2. Приборы промежуточной группы с  $L \geq d > l, \lambda$ .

3. Баллистические приборы с  $l > d > \lambda$ .

4. Квантовые приборы с  $d \leq \lambda$ .

Элементы существующих БИС относятся к 1-й группе. Элементы СБИС ближайшего будущего, в частности полевые транзисторы с субмикронными каналами, относятся уже ко 2-й или даже к 3-й группе.

В приборах 1-й и 2-й групп проводимость, так же как и в массивных кристаллах, описывается введением подвижности.

В настоящее время интенсивно исследуются и приборы 3-й и 4-й групп, в которых перенос носителей осуществляется соответственно соответствующим квазibalлистически <sup>28-30</sup> или туннелированием. К таким приборам относятся диоды на GaAs субмикронного размера <sup>31</sup>, туннельные диоды, джозефсоновские переходы <sup>32</sup>.

#### б) П о л е в о й т р а н з и с т о р . С к е й л и н г п а р а м е т р о в

##### 1) Р а б о т а п о л е в о г о т р а н з и с т о р а

Стандартная геометрия n-канального полевого транзистора с изолированным затвором приведена на рис. 8 <sup>33</sup>. Он представляет собой структуру металл — диэлектрик — полупроводник (МДП) с металлическим затвором и полупроводниковой подложкой р-типа, на поверхности которой созданы две области n<sup>+</sup>-типа — исток и сток. Между затвором и истоком прикладывается напряжение  $V_g$ , а между стоком и истоком —  $V_D$ ; кроме того, между истоком и подложкой может быть подано напряжение  $V_{SS}$ . Работа ПТ основана на эффекте поля — модуляции поверхностной проводимости полупроводника между истоком и стоком при изменении потенциала металлического затвора  $V_g$ . При отсутствии напряжения между затвором и полупроводником ( $V_g = 0$ ) ток, который может течь от истока к стоку, является обратным током р — п-перехода стока и соответственно мал. При увеличении  $V_g$  до порогового значения  $V_D$  на поверхности полупроводника обра-

зудется инверсионный слой n-типа, и  $n^+$ -области истока и стока оказываются соединенными проводящим каналом.

Значение порогового напряжения определяется из требования, чтобы проводимость инверсионного канала сравнивалась с объемной проводимостью полупроводника <sup>33</sup>:

$$V_n = 2\psi_B + \frac{Q_B}{C_1} = 2\psi_B + \frac{2}{C_1} \sqrt{\epsilon_{se} N_a \psi_B}; \quad (10)$$

здесь  $Q_B$  — заряд в области обеднения полупроводника,  $N_a$  — концентрация акцепторов в полупроводнике,  $e\psi_B$  — разность положений уровня Ферми для полупроводника подложки и собственного полупроводника,  $C_1 = \epsilon_i/a$  — емкость диэлектрика,  $a$  — толщина диэлектрика,  $\epsilon_i$  и  $\epsilon_s^*$  — диэлектрические проницаемости диэлектрика и полупроводника соответственно.




Рис. 8. а) Разрез n-канального МДП — полевого транзистора в рабочем режиме (1 — исток, 2 — затвор, 3 — сток, 4 — подложка, 5 — канал); б) идеализированные выходные характеристики  $J_D(V_D)$  МДП-транзистора при различных  $V_g$  (большим значениям тока соответствуют большие величины  $V_g$ ; правее штриховой кривой расположена область насыщения).

Вольт-амперная характеристика (ВАХ) полевого транзистора при  $V_D < V_{DS}$  ( $V_{DS} = V_g - 2\psi_B$  — напряжение насыщения ВАХ) определяется выражением

$$J_D = \frac{w}{a} \mu_n C_1 \left\{ \left( V_g - 2\psi_B - \frac{V_D}{2} \right) V_D - \frac{2}{3C_1} \sqrt{2\epsilon_{se} N_a} \left[ (V_D + 2\psi_B)^{3/2} - (2\psi_B)^{3/2} \right] \right\}, \quad (11)$$

где  $w$  — ширина канала,  $\mu_n$  — подвижность электронов в канале.

При малых напряжениях между истоком и стоком  $V_D$  сопротивление канала остается постоянным и зависимость тока канала  $J_D$  от  $V_D$  линейна <sup>33</sup>. Дальнейшее увеличение  $V_D$  приводит к уменьшению глубины канала вблизи стока, к росту сопротивления канала и к насыщению  $J_D$  (см. рис. 6).

Отметим, что напряжение  $V_D$ , при котором происходит насыщение тока, отвечает нулевой глубине канала вблизи стока.

## 2) Изменение параметров приборов при уменьшении их размеров — модель скейлинга ПТ

Уменьшение геометрических размеров прибора влечет за собой и изменение его рабочих характеристик. Строго говоря, уменьшение размеров ставит новые задачи расчета и оптимизации рабочих параметров приборов. Однако существует довольно широкая область геометрических размеров, где

для оценки изменения параметров приборов при уменьшении всех его геометрических размеров в  $K$  раз, а следовательно, и для оценки преимуществ, которые дает миниатюризация, можно использовать простые одномасштабные соображения — скейлинг.

Скейлинг состоит в определении масштабных множителей  $F(K)$ , с помощью которых параметры прибора, уменьшенного в  $K$  раз, выражаются через соответствующие параметры исходного прибора.

Существует несколько моделей скейлинга, различающиеся как объектом, к которому они применяются, так и характером величин, требование постоянства которых закладывается в теорию, например скейлинг ПТ с постоянными электрическими полями в полупроводнике и в диэлектрике<sup>34</sup>, скейлинг БТ с постоянным напряжением<sup>35, 36</sup>.

Опишем скейлинг при постоянном электрическом поле для полевых транзисторов<sup>34</sup>. Пусть геометрические размеры ПТ (длина канала  $d$ , его ширина  $w$  и толщина окисла  $a$ ) уменьшаются в  $K$  раз. Для неизменности поля в рабочих областях ПТ необходимо все напряжения уменьшить в  $K$  раз, а концентрацию примесей в полупроводнике увеличить в  $K$  раз. Последнее вытекает из постоянства поля  $E_S$  в области пространственного заряда полупроводника:

$$E_S \sim \sqrt{(V_g - E_i a) N_a},$$

где  $E_i$  — поле в диэлектрике.

Согласно (11), выражение для тока в области напряжений затвора существенно больших порогового ( $V_g \gg V_n$ ) можно представить в виде

$$J_D = \frac{w}{d} \mu_n \frac{\varepsilon_i}{a} V_g V_D. \quad (12)$$

Из (12) следует, что  $J_D$  обратно пропорционально  $K$ .

Зависимость параметров ПТ и ИС (плотность упаковки, рассеиваемая мощность) от коэффициента подобия  $K$  приведены в табл. II.

Уменьшение размеров приборов влечет за собой уменьшение размеров межсоединений и контактов, а также изменение их характеристик (табл. III). Из этой таблицы видно, что уменьшение размеров межсоединений ухудшает общие характеристики интегральных схем.

### 3) Причины отказа скейлинга

Формальное использование скейлинга приводит к выводу, что размеры приборов можно уменьшать без ограничения. Однако реально, начиная с некоторого размера, соображения скейлинга отказывают. Проанализируем причины, по которым приходится отказываться от «скейлинговых» соображений при миниатюризации приборов. Подчеркнем, что реально такие проблемы в приборах кремниевой технологии возникают лишь для элементов субмикронных размеров.

1. Для работы ПТ, т. е. для образования инверсионного канала, необходимо, чтобы напряжение на затворе было больше порогового  $V_n$  ( $V_g > V_n$ ), которое практически не зависит от  $K$ . Следовательно, начиная с некоторых  $K$  величина  $V_g$  должна оставаться постоянной, что не согласуется с № 2 табл. II.

2. Напряжение между стоком и истоком должно существенно превышать  $kT/e$  ( $V_D > 10 kT/e$ ). Это необходимо, чтобы тепловые флуктуации тока были малы по сравнению с величиной тока.

3. Во избежание смыкания областей пространственного заряда переходов истока и стока (прокола) необходимо, чтобы длина канала существенно превышала толщину  $p$  —  $n$ -перехода ( $d > 2L$ ).

Таблица II

Скейлинг элементов (изменение параметров МДП-полевых транзисторов при уменьшении их размеров в  $K$  раз)

Параметры	Расчетные формулы	Масштабные множители
1. Геометрические размеры $d, w, L, a$		$K^{-1}$
2. Напряжения $V_D, V_g$	$E = \text{const}, V_D = E_D d$	$K^{-1}$
3. Концентрация примеси в подложке $N_a$	$E_S \sim \sqrt{(V_g - E_1 a) N_a} \approx \text{const}$	$K$
4. Ток в линейной области ВАХ $J_D$	$J_D = \frac{w}{d} \frac{\epsilon_S}{a} V_g V_D$	$K^{-1}$
5. Площадь затвора $S_g$	$S_g \approx w d$	$K^{-2}$
6. Емкость затвора $C_g$	$C_g \approx \frac{\epsilon_1 w d}{a}$	$K^{-1}$
7. Максимальная плотность элементов на чипе	$\bar{N} = \frac{1}{S_g}$	$K^2$
8. Время задержки переключения $\tau$	$\tau = \max \left( \frac{d^2}{\mu V_D}; \frac{C_g V_g}{J_D} \right)$	$K^{-1}$
9. Джоулева мощность, рассеиваемая на постоянном токе	$P = J_D V_D$	$K^{-2}$
10. Джоулева мощность, расходуемая на управление переключением	$P = \frac{1}{2} C_g \Delta V_g^2$	$K^{-3}$
11. Параметр качества прибора $\Pi$	$\Pi = P \tau$	$K^{-3}$
12. Функциональное быстроедействие ИС, ФБ	$\Phi_B = \bar{N} \tau^{-1}$	$K^3$

Таблица III

Скейлинг межсоединений: изменение параметров межсоединений при уменьшении их размеров

Параметр	Формулы, примечания	Масштабный множитель $F(K)$
1. Сопротивление линий межсоединений (ЛМС)	$R_l = \rho_l \frac{l}{w_l \cdot h_l};$ $l, w_l, h_l$ — длина, ширина и толщина линии	$K$
2. Нормализованное падение напряжения на ЛМС	$J_D \cdot R_l / V_D$	$K$
3. Время отклика ЛМС $\tau_l$	$\tau_l = \begin{cases} R_l C_l, \\ \frac{l}{v_0}; \end{cases}$ $C_l$ — емкость соединения, $v_0$ — скорость электромагнитной волны	1
4. Плотность тока в ЛМС $I_l$	$I_l = \frac{J_D}{w_l h_l}$	$K$
5. Контактное сопротивление $R_K$	$R_K \sim w_l h_l$	$K^2$
6. Контактное падение напряжения $V_K$	$V_K \sim J_D R_K$	$K$
7. Нормализованное контактное падение напряжения	$\frac{V_K}{V_D}$	$K^2$
8. Нормализованное время отклика ЛМС	$\frac{\tau_l}{\tau} \approx \frac{R_l C_l}{\tau}$	$K$

4. Напряжение пробоя  $p-n$ -перехода сток — подложка резко падает при уменьшении длины канала (рис. 9)<sup>37,38</sup>. Это можно пояснить следующим образом. Система исток — подложка — сток представляет собой  $p-n-p$ -транзистор. Перед пробоем его дырки, генерируемые в области обеднения стока, вызывают ток через подложку. В результате увеличивается




Рис. 9. Зависимость напряжения пробоя  $p-n$ -перехода сток-подложка  $V_{DS}$  от длины канала  $d$ .




Рис. 10. Сечение МОП-полевого транзистора с коротким каналом.

потенциал подложки вблизи истока, а следовательно, увеличивается инжекция электронов из  $p-n$ -перехода истока в подложку. Ток через подложку, являющийся паразитным в работе МДП-транзистора, увеличивается с уменьшением длины канала и приводит к аномальному уменьшению напряжения пробоя.

5. При сравнении длины канала ( $d$ ) с шириной области обеднения истока и стока происходит уменьшение порогового напряжения  $V_{п}$  (эффект короткого канала)<sup>39-40</sup>. Это обусловлено тем, что с уменьшением длины канала доля силовых линий, начинающихся на заряде канала и обедненного слоя полупроводника и оканчивающихся не на заряде затвора, а на зарядах стока и истока, увеличивается (рис. 10). Таким образом, происходит уменьшение заряда  $Q_B$ , находящегося в слое обеднения полупроводника, что согласно (10) приводит к уменьшению  $V_{п}$ . Расчет этого эффекта требует численного решения двумерного уравнения Пуассона. Однако, согласно<sup>36</sup>, простая оценка эффекта короткого канала сводится к замене  $Q_B$  на эффективный заряд области обеднения  $Q_B^* = fQ_B$ . Коэффициент  $f$ , найденный, исходя из геометрических соотношений распределения заряда, равен

$$f = 1 - \left( \sqrt{1 + \frac{2L}{X_j}} - 1 \right) \frac{X_j}{d},$$

где  $L$  — ширина области обеднения при инверсии,  $X_j$  — ширина области  $p-n$ -перехода стока и истока.

Из рис. 11 видно хорошее согласие между теоретическими и наблюдаемыми зависимостями. На рис. 12 приведены зависимости  $V_{п}(d)$ , предсказываемые на основе этой модели<sup>40</sup>.

6. Уменьшение ширины канала  $w$ , начиная с некоторого значения, приводит к увеличению порогового напряжения  $V_{п}$  (эффект узкого канала)<sup>41</sup> (рис. 13). Это связано с эффективным увеличением заряда в слое обеднения полупроводника  $Q_B$ . Простейшая «геометрическая» модель эффекта развита в<sup>42</sup>. Из сечения МДП-транзистора, представленного на рис. 14, легко рассчитать эффективное увеличение  $Q_B$  и, согласно (10), изменение порогового напряжения:

$$Q_B^* = -eN_a w X_j \left( 1 + \frac{\pi X_j}{2w} \right) = Q_B \left( 1 + \frac{\pi X_j}{2w} \right)$$

Наблюдаемые и предполагаемые зависимости  $V_{п}$  как от длины, так и ширины канала изображены на рис. 15<sup>43</sup>.

7. Уменьшение длины канала МДП-транзистора без соответствующей оптимизации других параметров приводит к резкому увеличению предпо-




Рис. 11. Зависимость порогового напряжения от потенциала полупроводника для  $n$ -канального МОП-транзистора с различными длинами канала<sup>40</sup>.  
1 —  $d \approx 7,4$  мкм, 2 —  $d \approx 3,8$  мкм, 3 —  $d = 1,4$  мкм.




Рис. 12. Теоретическая зависимость порогового напряжения  $V_{п}$  от длины канала  $d$ <sup>38</sup>.

$V_{FB}$  — напряжение плоских зон. Толщина диэлектрика — 500 Å,  $X_j = 0,5$  мкм. На кривых указаны концентрации доноров в подложке.




Рис. 13. Зависимость порогового напряжения  $V_{п}$  от ширины канала  $w$  для  $n$ -канального МДП-транзистора с длиной канала  $d = 15$  мкм<sup>37</sup>.  
 $V_{SS}$  — напряжение исток-подложка.




Рис. 14. Сечение узкого МДП-транзистора, на котором показано эффективное увеличение ширины слоя обеднения в полупроводнике.




Рис. 15. Экспериментальная и теоретическая зависимость порогового напряжения  $V_{п}$  от ширины канала  $w$  при  $V_D = 0,1$  В,  $V_{sx} = 3$  В.

1 — величина  $V_{п}$  для длинного и широкого канала с  $d = 14,7$  мкм,  $w = 89$  мкм; 2 —  $V_{п}$  для короткого и широкого канала с  $d \approx 3,3$  мкм,  $w = 89$  мкм.

рогового тока и его зависимости от напряжения между стоком и истоком<sup>44,45</sup>. Минимальная длина канала, начиная с которой резко увеличивается пред-

пороговый ток, определяется следующим эмпирическим соотношением <sup>44</sup>:

$$d_m = c (X_j a w_1^2)^{1/3}, \quad (13)$$

где  $c$  — постоянная ( $c = 0,41 \text{ \AA}^{-1/3}$ ),  $a$  — толщина диэлектрика,  $w_1$  — суммарная ширина областей обеднения стока и истока, вычисленная в модели бесконечного, планарного, резкого  $p-n$ -перехода <sup>33</sup>. Из этого примера видно, что оптимизация параметров позволяет добиться существенного успеха в миниатюризации приборов. Из (13) видно, что  $d_m \sim K^{-4/3}$ , тогда как согласно скейлингу  $d_m \sim K^{-1}$ .

в) Ограничения на размеры элементов, обусловленные сильными электрическими полями

1. Существенное ограничение на длину канала ПТ возникает из-за совместных требований: 1) поле в окисле ПТ, необходимое для инверсии канала, должно быть меньше пробивного поля окисла и 2) не должно происходить смыкания областей пространственного заряда  $p-n$ -переходов стока и истока (прокола) <sup>46, 47</sup>.

Сделаем оценку возникающих ограничений. Считаем, что прокол не происходит, если длина канала больше трех длин  $p-n$ -переходов стока и истока ( $d > 3L$ ). Полагая, что высота барьеров  $p-n$ -переходов стока и истока порядка  $2e\psi_B$ , находим

$$d \geq 3 \sqrt{\frac{\epsilon_s \psi_B}{\pi e N_a}}. \quad (14)$$

Таким образом, чтобы уменьшить  $d$ , необходимо увеличивать  $N_a$ . Однако при росте  $N_a$  возрастает поле в диэлектрике, необходимое для образования  $p$ -канала:

$$E_1 = \frac{\epsilon_s}{\epsilon_1} E_{sn} = \frac{4}{\epsilon_1} \sqrt{\epsilon_s \pi \cdot e \psi_B N_a},$$

которое должно быть меньше пробивного поля в окисле  $E_c = 6 \cdot 10^6 \text{ В/см}$ .

Приравнявая  $E_1 = m E_{c,1}$ , где  $m \approx 1/4$ , находим максимальную концентрацию примесей  $N_m$  и, подставляя найденную величину

$$N_m = \frac{\epsilon_1^2 m^2 E_c^2}{16 \pi \epsilon_s \psi_B} \quad (15)$$

в (14), определяем минимальную длину ОПЗ  $p-n$ -перехода, а следовательно, и минимальную длину канала:

$$d_m \approx \frac{\sqrt{12 \epsilon_s \psi_B}}{\epsilon_1 m E_c}. \quad (16)$$

Подставляя в (15) данные для кремниевого ПТ  $\epsilon_s/\epsilon_1 \approx 3$ ,  $\psi_B \approx 0,5 \text{ В}$ , находим

$$N_m = 3 \cdot 10^{17} \text{ см}^{-3}, \quad d_m = 0,2 \text{ мкм}.$$

Более строгое рассмотрение, проведенное в <sup>46, 47</sup>, дает аналогичные оценки. Для нормальной работы ПТ минимальная толщина диэлектрика  $a$  должна превышать длину туннелирования электронов, которая для кремниевых ПТ составляет  $50 \text{ \AA}$ .

Более жесткое ограничение на величину  $a$  накладывает возможность пробоя диэлектрика <sup>47</sup>:

$$a > \frac{V_g}{m E_c}.$$

Полагая рабочее напряжение на затворе  $V_g = 2 \text{ В}$ , находим, что  $a > 130 \text{ \AA}$ .

2. К ограничениям размеров канала ПТ приводят эффекты разогрева электронов, усиливающиеся с уменьшением длины канала вследствие постоянства минимального напряжения между стоком и истоком ( $V_{Dm} \approx 10 kT/e$ ). В случае энергетической релаксации на фононах разогрев электронного газа не происходит при условии, что дрейфовая скорость электронов  $v_d < u$ , где  $u$  — скорость звука. Это неравенство можно переписать следующим образом:

$$\frac{\mu V_D}{d} = \frac{10\mu kT}{ed} < u,$$

или

$$d \gtrsim \frac{10\mu kT}{eu} = d_m. \quad (17)$$

Таким образом, при  $d < d_m$  происходит разогрев электронного газа. Это может привести к лавинному пробое, к появлению токов утечки через р — п-переходы, к насыщению дрейфовой скорости, а также к инжекции горячих электронов из канала в окисел, что, в свою очередь, вызывает нестабильность порогового напряжения.

Приведем численные значения минимальных длин канала, при которых не происходит разогрева электронов. Из (17), подставляя  $\mu = 10^2 \text{ см}^2/\text{В} \cdot \text{с}$ ,  $T = 300 \text{ К}$  и  $u = 5 \cdot 10^5 \text{ см/с}$ , находим  $d_m = 0,5 \text{ мкм}$ , а при  $\mu = 10^4 \text{ см}^2/\text{В} \cdot \text{с}$  и  $T = 100 \text{ К}$  имеем  $d_m = 20 \text{ мкм}$ .

3. Ограничение площади поперечного сечения канала возникает из-за насыщения дрейфовой скорости<sup>20</sup>. Уменьшение размеров элемента вследствие постоянства  $V_{Dm}$  приводит к росту электрических полей, а, следовательно, и к увеличению дрейфовой скорости носителей. При достаточно сильных полях происходит насыщение дрейфовой скорости носителей (если раньше не происходит пробой), что ограничивает плотность тока.

При необходимости получить достаточно высокую крутизну управляющей характеристики и, следовательно, большую проводимость возникает ограничение на минимальную величину поперечного сечения канала ПТ (или базы БТ).

В Si-ПТ ток стока  $J_D \leq ev_n n_M w$ , где  $v_n$  — скорость насыщения,  $w$  — ширина канала,  $n_M \approx 10^{12} \text{ см}^{-2}$  — максимальная поверхностная плотность носителей, ограниченная электрической прочностью  $\text{SiO}_2$ . Отсюда следует, что для получения тока стока  $J_D \gtrsim 1 \text{ мкА}$  при  $v_n = 10^7 \text{ см/с}$  необходимо иметь ширину поперечного сечения канала  $w > w_m = 10^{-2} \text{ мкм}$ .

4. В заключение этого раздела приведем еще одно существенное ограничение на размеры элементов, не связанное, однако, с эффектами сильных электрических полей. Оно обусловлено дробовым шумом. Для того чтобы последний был мал, необходимо, чтобы число носителей в канале ПТ (или в базе БТ) было достаточно велико, т. е.

$$n_M w d \gg 1.$$

Отсюда, принимая  $w \approx d$ , при  $n_M = 10^{12} \text{ см}^{-2}$  находим

$$d_m \approx 10 n_M^{-1/2} \approx 10^{-5} \text{ см}.$$

Это же условие можно получить из требования, чтобы заряд, протекший через канал ПТ за время переключения, был много больше заряда одного электрона.

#### г) Ограничения размеров элементов памяти

Ограничения, рассмотренные для ПТ, справедливы и для элементов памяти. В то же время для элементов памяти существуют и свои специфические ограничения<sup>25</sup>.



1. Информационный заряд элементов памяти может сохраняться достаточно долго, не исчезая из-за надбарьерного, или туннельного, переноса, при условии, что область, в которой находится захваченный заряд, отделена от других областей или элементов достаточно широким и высоким потенциальным барьером. Таким образом, минимальная ширина барьера, а, следовательно, и минимальный размер элемента памяти равны

$$d_m \approx \frac{10}{\hbar} 2m\Delta\varepsilon,$$

где  $m$  — масса электрона,  $\Delta\varepsilon$  — высота барьера,  $\Delta\varepsilon \geq 100 kT$ . Полагая  $m = 10^{-27}$ ,  $T = 300$  К, находим  $d_m \approx 0,01$  мкм.

2. Существенной на практике причиной ошибок работы СБИС памяти является инверсия битов под действием радиации<sup>48-50</sup>. Источником радиации могут служить, например, примеси радиоактивных элементов, попавшие в упаковку. Так,  $\alpha$ -частицы, излучаемые атомами U или Th, имеют энергию  $9 \pm 4$  МэВ. Попадая в Si, они генерируют более  $N_0 \approx 10^6$  электрон-дырочных пар в объеме  $\rho^2 b \approx 1 \times 1 \times 10$  мкм<sup>3</sup>;  $b$  — длина свободного пробега  $\alpha$ -частицы,  $\rho$  — диаметр цилиндра, в котором генерируются пары. Тогда в элементе памяти с размером  $d$  генерируется число частиц, равное ( $\rho < d < b$ )

$$N_g = N_0 \left( \frac{d}{b} \right).$$

Разделение электронов и дырок во встроенных или внешних электрических полях приводит к появлению захваченного заряда, который в элементах достаточно малого размера может быть воспринят как специально созданный информационный заряд  $Q_i$ .

Для того чтобы индуцированный облучением заряд  $Q_g$  не приводил к инверсии состояния памяти, нужно, чтобы он был мал по сравнению с информационным зарядом  $Q_i$ .

Максимальное значение последнего можно определить из условия, чтобы поле в барьере было много меньше пробивного  $E_c$ . Отсюда следует

$$Q_g = eN_g < Q_i \approx \beta \frac{\varepsilon_1}{4\pi} E_c d^2,$$

где  $d$  — размер затвора, коэффициент  $\beta \ll 1$ . При  $E_c = 10^6$  В/см,  $\varepsilon_1 = 4$ ,  $E_c = 6 \cdot 10^6$  В/см,  $\beta = 0,1$ ,  $b = 10^{-3}$  см находим

$$d_m \approx \frac{4\pi e N_g}{\beta \varepsilon_1 E_c b} \approx 0,6 \text{ мкм}$$

#### 4. ОГРАНИЧЕНИЯ ИНТЕГРАЦИИ ЭЛЕМЕНТОВ

При планарной технологии максимальная степень интеграции для не взаимодействующих элементов с линейными размерами  $d$ , т. е. максимальное число элементов на чипе площадью  $S$ , равно

$$N_M = \frac{S}{d^2}.$$

Реально достижимая степень интеграции  $N$  существенно меньше  $N_M$ . Ограничения в интеграции возникают вследствие взаимодействия элементов друг с другом и особенно существенны при уменьшении их размеров. Эти ограничения, в частности, могут сделать бессмысленной дальнейшую миниатюризацию элементов.

1. Наиболее серьезное физическое ограничение на степень интеграции, функциональное быстродействие и минимальный размер элементов  $d_m$  накладывает разогрев чипа<sup>25</sup>. Пусть число элементов на чипе площадью  $S$  равно  $N$  (плотность элементов  $\bar{N} = N/S$ ) и средняя частота обращения к каждому из них, т. е. тактовая частота, равна  $\nu$ . При каждом переключении

элемента, сопровождающемся изменением напряжения на величину  $\Delta V = n \cdot kT/e$  (уже упоминалось, что численный множитель  $n \geq 10$ ), в межсоединениях и в самих элементах расходуется энергия  $C\Delta V^2$ ,  $C$  — емкость элемента, к которому приложено напряжение  $\Delta V$ . Таким образом, в единицу времени в ИС выделяется количество тепла, равное

$$N\nu \frac{C\Delta V^2}{2}.$$

Для сохранения теплового баланса эта величина должна быть меньше максимального количества тепла, отводимого от чипа площади  $S$  в единицу времени,  $Q_M S$  ( $Q_M$  — максимальное количество тепла, отводимое с единицы площади). Таким образом<sup>25</sup>,

$$N\nu \frac{C\Delta V^2}{2} \ll Q_M S.$$

Отсюда следует ограничение на функциональное быстродействие (ФБ)

$$N\nu < \frac{2Q_M S}{C\Delta V^2}, \quad (18)$$

причем емкость элемента  $C = \varepsilon d^2/4\pi a \approx \varepsilon^* d$ , где  $a$  — толщина диэлектрика  $\varepsilon^* = \varepsilon d/4\pi a$  — величина, которую можно считать постоянной.

Перепишем (18) в виде ( $\bar{N}\nu = N\nu/S$  — ФБ единицы площади чипа)

$$\bar{N}\nu < \frac{2Q_M}{\varepsilon^* d n^2 (kT/e)^2}. \quad (19)$$

Из (18) и (19) видно, что функциональное быстродействие ограничено некоторой предельной величиной, зависящей только от размера элементов  $d$ , теплоотвода  $Q_M$  и температуры  $T$ . Оценим ФБ для элементов с  $d = 1$  мкм при  $T = 300$  К при воздушном и жидкостном охлаждениях  $Q_M = 4 \times 10^6$  эрг/см<sup>2</sup>с,  $Q_M = 2 \cdot 10^8$  эрг/см<sup>2</sup>с соответственно. Из (19) находим, что ФБ меньше  $10^{18}$  Гц элементов в первом и меньше  $10^{20}$  элементов Гц во втором случае.

Ограничение ФБ приводит при некоторых предположениях и к ограничению на минимальные размеры элементов. Действительно, основной смысл миниатюризации состоит в увеличении числа элементов, а следовательно, и в уменьшении расстояния между элементами. Далее, основной целью увеличения быстродействия элементов является увеличение тактовой частоты работы элементов. Полагаем, что среднее расстояние между элементами  $a_e$  пропорционально их размеру  $d$  ( $a_e = pd$ ) и что тактовая частота  $\nu$  пропорциональна быстродействию элемента  $\tau$ ;  $\nu = (m\tau)^{-1}$ ,  $\tau$  — время пролета носителей через канал, а  $m$  — максимальная доля элементов, работающих одновременно в СВИС на чипе. Тогда из (19) найдем ограничение на величину  $d$  ( $\tau = \frac{d^2}{\mu V_D}$  при  $\mu V_D/d < v_n$  и  $\tau = d/v_n$  при  $v_n \geq \mu V_D/d$ ):

$$d > \begin{cases} \left( \frac{\varepsilon^* \mu \Delta V^3}{2mp^2 Q_M} \right)^{1/3} & \text{при } \frac{\mu V}{d} < v_n, \\ \left( \frac{\varepsilon^* \Delta V^2 v_n}{2mp^2 Q_M} \right)^{1/2} & \text{при } \frac{\mu V}{d} > v_n. \end{cases} \quad (20)$$

В (20)  $v_n = 10^7$  см/с — скорость насыщения носителей.

Приняв  $\varepsilon^* = 10$ ,  $m = 10^2$ ,  $p = 10$ ,  $\Delta V = 0,3$  эВ ( $\Delta V \geq 10 kT/e$ );  $T = 300$  К,  $Q_M = 2 \cdot 10^8$  эрг/см<sup>2</sup>с (жидкостное охлаждение),  $\mu = 3 \times 10^4$  СГСЭ, получим  $d \geq 10^{-5}$  см и  $a > 10^{-4}$  см.

Отметим, что для элементов памяти вследствие того, что «тактовая» частота работы их существенно ниже, рассмотренное ограничение, обусловленное нагревом чипа, значительно мягче: полагая, например,  $m = 10^4 - 10^5$ , находим  $d > 10^{-6}$  см.

II. Наконец, перечислим другие возможные причины ограничения степени интеграции:

- а) паразитные связи между элементами, приводящие к дестабилизации работы СБИС, которые могут быть обусловлены инжекцией (горячих) носителей, туннелированием и т. д., емкостными связями, баллистическими фононами, плазмонами и др. элементарными возбуждениями;
- б) разогрев межсоединений и выход их из строя;
- в) паразитные связи между соединениями.

## 5. ЗАКЛЮЧЕНИЕ

Полезно резюмировать выводы, связанные с анализом основных физических ограничений миниатюризации элементов СБИС.

Ограничения в литографии, обусловленные рассеянием луча в резисте и в полупроводнике, дают минимальную ширину технологической линии  $\approx 0,01$  мкм. В ближайшие 10 лет они не станут критическими для развития микроэлектроники.

Флуктуации концентрации легирующей примеси, их поверхностная диффузия, эффекты, связанные с электрическим проколом и пробоем  $p-n$ -переходов и диэлектрика, ограничивают размеры биполярных транзисторов и полевых транзисторов с  $p-n$ -переходами, размерами, большими 0,1 мкм. Для создания приборов с меньшими размерами в настоящее время считается перспективным использование гетеропереходов.

К ограничениям функционального быстродействия ( $\approx 10^{20}$  элементов·Гц) и размеров элементов ( $\approx 0,1$  мкм) приводит джоулев разогрев вследствие конечного теплоотвода. Поскольку обращение к элементам памяти происходит реже, то для них это ограничение менее существенно, нежели для логических элементов. Переход к низким температурам может ослабить данное ограничение.

С другой стороны, размеры элементов памяти ( $\approx 0,1-1$  мкм) наиболее жестко лимитирует инверсия битов, происходящая под действием радиации. Это ограничение можно преодолеть, например, защитой от радиации.

Наконец, поскольку в структурах с размерами меньше 0,1 мкм появляются новые механизмы проводимости — квазибаллистический и туннельный перенос носителей заряда, возникает проблема разработки новых типов сверхминиатюрных элементов: баллистических и туннельных транзисторов.

Проведенный физический анализ в конечном счете диктуется требованиями современной технологии микроэлектроники. По глубокому убеждению авторов, проблемы физических ограничений в МЭ в настоящее время представляют особый интерес для физиков, все большее число которых так или иначе работает на развитие МЭ. Этот интерес неизбежно возрастет в дальнейшем, так как развитие технологии приводит к такому уменьшению размеров элементов, что они приблизились к ряду характерных микроскопических длин. В связи с этим очевидно, что дальнейшее развитие МЭ потребует постоянного анализа принципов работы элементов с привлечением все более фундаментальных физических подходов. Наиболее ярким проявлением этого обстоятельства уже сейчас является органическое объединение проблем физики двумерного электронного газа на границах раздела твердых тел и проблем миниатюризации.

## СПИСОК ОБОЗНАЧЕНИЙ

$N$ — число элементов на чипе	$d$ — характерный размер активной области элемента
$\bar{N}$ — плотность элементов	$\Delta X$ — размазка засвечиваемой области
$\tau$ — время переключения	$\lambda$ — длина волны
$\nu$ — тактовая частота	$\varepsilon$ — энергия электронов
$FB$ — функциональное быстродействие	$R$ — радиус
$P$ — мощность, рассеиваемая в процессе переключения	$B$ — яркость
$II = P\tau$ — показатель качества элемента	$S$ — площадь излучающей поверхности

$I$ — интенсивность электронного луча	$N_a$ — концентрация акцепторов
$N_e$ — число электронов, попавших на мишень	$\Psi_B$ — разность положений уровня Ферми полупроводника подложки и собственного полупроводника
$g$ — стоимость работы экспонирующей установки на единицу времени	$\epsilon_i, \epsilon_s$ — диэлектрические проницаемости полупроводника и диэлектрика
$n$ — средняя концентрация примесей	$w$ — ширина канала
$N_0 = nd^3$ — среднее количество примесей	$a$ — толщина диэлектрика
$\epsilon_M = \frac{W_M - N_0}{N_0}$ — максимально допустимое относительное количество примесей	$X_j$ — ширина области p — n-перехода стока и истока
$P$ — вероятность	$v_n$ — скорость насыщения
$l$ — длина пробега	$\Delta e$ — высота барьера
$L$ — толщина области пространственного заряда	$m$ — масса электрона
$V_g$ — напряжение на затворе	$\hbar$ — постоянная Планка
$V_n$ — пороговое напряжение на затворе	$r$ — радиус цилиндра, в котором генерируют электроны
$V_D$ — напряжение между стоком и истоком	$\alpha$ -частица
	$Q_M$ — максимальная тепловая мощность, отводимая с единицы поверхности

Институт радиотехники и электроники АН СССР

#### ЦИТИРОВАННАЯ ЛИТЕРАТУРА

1. Abelson P. H., Hammond A. L. — Science, 1977, v. 195, № 4283, p. 1087.
2. Pierce J. R. — Ibid., p. 1092.
3. Linvill J. G., Hogan C. L. — Ibid., p. 1107.
4. Noyce R. N. — Ibid., p. 1102.
5. Нестеров П. В. — Заруб. радиоэлектрон., 1980, № 12, с. 3.
6. Barker J. R. — In: Intern. Conference on New Trends in Integrated Circuits. — Paris, 7—10 April, 1981, p. 15.
7. Валиев К. А. — Микроэлектроника, 1980, т. 9, № 6, с. 483.
8. Moore G. E. — In: Proc. of the Intern. Electron Devices Meeting. — New York, 1975, p. 11.
9. Moore G. E. — IEEE Spectrum, 1979, v. 16, № 4, p. 30.
10. Sumney L. W. — Ibid., 1980, v. 17, No. 4, p. 24.
11. Коннели Р. — Электроника, 1981, № 10, с. 7.
12. Ларри У. — Электроника, 1981, № 10, с. 71.
13. Дорфман В. Ф. Микрометаллургия в микроэлектронике. — М.: Металлургия, 1978.
14. Broers A. N. — IEEE Trans. Electron. Dev., 1981, v. ED-28, p. 1268.
15. Broers A. N. et al. — Appl. Phys. Lett., 1976, v. 29, p. 596.
16. Howard R. E. — Sol. State Technol., 1980, p. 127.
17. Panish N. G., Cho A. J. — IEEE Spectrum, 1980, v. 17, No. 4, p. 18.
18. Деркач В. Н., Кухарчик М. С. — Микроэлектроника, 1980, т. 9, с. 498.
19. Лейзеганг З. Электронная микроскопия. — М.: ИЛ, 1960.
20. Sugano T. — Suppl. Japan J. Appl. Phys., 1976, v. 15, p. 329.
21. Brewer G. R. — IEEE Spectrum, 1971, v. 8, No. 1, p. 23.
22. Рубцов И. Н. — В кн.: Фотолитография и оптика. — Москва; Берлин: Сов. радио; Техника, 1975. — С. 341.
23. Wallmark J. T. — In: Proc. of Intern. Summer School. Szegeel, July 1—6, 1979. — Lect. Notes Phys., 1980, p. 122.
24. Yoshikawa A. et al. — Japan J. Appl. Phys., 1981, v. 20, No. 2, p. L-81.
25. Keyes R. W. — Science, 1977, v. 195, No. 4283, p. 1230.
26. Elliot et al. — IEEE Trans. Electron. Dev., 1979, v. ED-26, p. 469.
27. Чистяков Ю. Д. — Микроэлектроника, 1980, т. 9, p. 541.
28. Shur M. S., Eastman L. F. — IEEE Trans. Electron. Dev., 1979, v. ED-26, p. 1677.
29. Рыжий В. И., Федирко В. А. — Письма ЖТФ, 1981, т. 7, с. 18, 1121.
30. Суханов А. А., Сандомирский В. Б., Ткач Ю. Я. — ФТП, 1983, т. 17, с. 2281.
31. Hess K. — IEEE Trans. Electron. Dev., 1981, v. ED-28, p. 937.
32. Бош Б. Т. — ТИИЭР, 1979, т. 67, с. 35.
33. Зи С. М. Физика полупроводниковых приборов. — М.: Энергия, 1973.
34. Dennard R. H. et al. — IEEE J. Sol. State Circuits, 1974, v. SC-9, p. 250.
35. Klässen F. M. — Sol. State Electron., 1978, v. 21, p. 56.
36. Prince J. L. — In: Springer series in Electrophysics. V. 5/Ed. D. F. Barbez — Berlin; Heidelberg; New York: Springer-Verlag, 1980. — P. 4.
37. Sun E. et al. — Intern. Electronics Devices Meeting: Technical Digest. — Washington, 1978. — P. 478.
38. Toyabe T. et al. — IEEE Trans. Electron. Dev., 1978, v. ED-25, p. 825.

39. P o o n H. C. et al. — In: Intern. Electron. Dev. Meeting, Technical Digest. — Tokyo, 1973. — P. 156.
40. Y a u L. D. — Sol. State Electron, 1974, v. 17, p. 1059.
41. D e n n a r d et al. — IEEE Trans. Electron. Dev., 1979, v. ED-26, p. 325.
42. M e r k e l G. — In: Processing and Device Modelling for Integrated Circuits Design. — Leiden, Netherland, Nordhoff, 1977. — P. 705.
43. W a n g P. P. — IEEE Trans. Electron. Dev., 1978, v. ED-25, p. 779.
44. B r e w s J. R. et al. — IEEE Electron Dev. Lett., 1980, v. EDL-1, p. 2.
45. T a y l o r G. W. — IEEE Trans. Electron. Dev., 1976, v. ED-25, p. 337.
46. H o e n e s e n B., M e a d C. A. — Sol. State Electron., 1972, v. 15, p. 819.
47. H o e n e s e n B., M e a d C. A. — Ibid., p. 891.
48. W a l l m a r k J. T., M a r c u s S. M. — Proc. IRE, 1962, v. 50, p. 286.
49. M a y T. H., W o o d s M. H. — Proc. of the 16th IEEE Reliability Plugs Symposium, 1978. — P. 33.
50. Z i e g l e r J. F., L a n f o r d W. A. — In: Digest of Techn. Papers of Intern. Solid State Circuits Conference. — New York, Feb., 1980. — P. 70.

